Citazione: V. Di Lecce, Design and evaluation of a testable bit-serial Multiplier array, Proceedings of the ISMM International Workshop on Parallel Computing, Trani, pp. 92-95, September 10-13, 1991.
Abstract:
Per poter visualizzare il file allegato relativo all'articolo è necessario autenticarsi!!